بسته جامع پژوهشی بررسی و طراحی مدارهای منطقی VLSI توان پایین

این بسته پژوهشی مجموعه کاملی از آخرین پژوهش های انجام شده در زمینه بررسی و طراحی مدارهای منطقی VLSI توان پایین است. در تدوین این بسته از جدیدترین مقالات و پایان نامه های موجود در این زمینه استفاده شده است. مخاطبان این بسته دانشجویان تحصیلات تکمیلی و پژوهش گرانی هستند که قصد فعالیت در این زمینه دارند.

  • در فصل اول این پژوهش مروری بر تکنیک های مختلف پیاده سازی مدارات دیجیتال توان پایین مبتنی بر COMS بررسی شده است
  • در فصل دوم این پژوهش بررسی و طراحی مدارهای منطقی VLSI توان پایین بررسی شده است
  • در فصل سوم این پژوهش شبیه تمام جمع کننده کم توان با بکارگیری منطق دامینو بررسی شده است

جمع، عملي كاملا اساسي در محاسبات مي باشد. تفريق، ضرب، تقسيم و محاسبه ي آدرس، برخي از عملهاي مشهور بر پايـه ي جمـع مـي باشـند. اين عمل ها به طور گسترده اي در برنامه ي كاربردي VLSI مورد استفاده قرار مي گيرد. از آنجا كه سلول تمام جمع كننده، قطعـهاي سـاخته شـده توسط جمع كننده ي باينري است، افزايش كارايي تمام جمع كننده تك بيتي، اصلي ترين هدف طراحان بوده و توجه زيادي را به خود معطوف كرده است. انواعي از تمام جمع كننده ها كه از روشهاي منطقي و تكنولوژيهاي مختلفي استفاده مي كنند، در متون گزارش شده است، هدف اصـلي آنها عموما كاهش توان مصرفي و افزايش سرعت ميباشد

قسمت هایی از فصل اول مروری بر تکنیک های مختلف پیاده سازی مدارات دیجیتال توان پایین مبتنی بر COMS

مدیریت و کنترل توان به عنوان یک مسأله مهم و حیاتی در توسعه سیستم های دیجیتال مطرح شده است. در مدارات و المان های کوچک و قابل حمل ،1بهینه سازی طول عمر باتری و کاهش زمان شارژ شدن به عنوان یک مسأله رقابتی به صورت روز به روز مطرح است.
هدف اصلی طراحان در زمینه طراحی مدارات دیجیتال، کم کردن توان مصرفی است. بزرگترین مشکل در مدیریت توان، تلفات توان است. تکنولوژی درجه بندی ،2نقش اول را در افزایش جریان نشتی دارد که خود نقش اول را در افزایش توان نشتی زیر آستانه دارد. این پیشرفت ها باعث ابداع تکنیک های خاصطراحی مدارات دیجیتال از سبک طراحی متداول CMOS شدهاست، که GDIیکی از این روش ها برای کم کردن تلفات توان است

فهرست کامل فصل اول مروری بر تکنیک های مختلف پیاده سازی مدارات دیجیتال توان پایین مبتنی بر COMS

1-1 ) طراحی یک سلول تمام جمع کننده توان پایین بر اساس مبدل CMOS استاتیک

1.1.1 چکیده 1
2.1.1 مقدمه 1
3.1.1 تكنیك های جدید در طراحی گیت های استاتیک 2
4.1.1 آنالیز و بررسی نتایج 3
5.1.1 طرح پیشنهادی تمام جمع کننده 4
6.1.1 بحث برروی نتایج 5
7.1.1 نتیجه گیری 6
8.1.1 منابع 6

1-2 ) مروری بر تکنیک های مختلف پیاده سازی مدارات دیجیتال توان پایین مبتنی بر CMOS

1.2.1 چکیده 8
2.2.1 مقدمه 8
3.2.1 کنیک های مختلف پیاده سازی 8
4.2.1 معرفی و پیاده سازی تکنیک GDI 9
5.2.1 معرفی و پیاده سازی تکنولوژی-MOD GDI1 11
6.2.1 نتیجه گیری 12
7.2.1 منابع 12

1-3 ) استفاده از مبدل CMOS استاتيك براي طراحي يك سلول تمام جمع كننده توان پايين

1.3.1 چکیده 13
2.3.1 مقدمه 14
3.3.1 تكنيك هاي جديد در طراحي گيت هاي استاتيك CMOS براساس مبدل CMOS 15
4.3.1 بررسی نتایج 16
5.3.1 طرح پيشنهادي تمام جمع كننده 17
6.3.1 بحث برروی نتایج 19
7.3.1 نتیجه گیری 21
8.3.1 منابع 22

i

ارجاع دهی و رفرنس نویسی

تمام مطالب این بسته مطابق با استاندارد های دانشگاههای وزارت علوم ایران رفرنس دهی شده اند و هیچ قسمتی از بسته وجود ندارد که بدون منبع باشد.

نگارش گروهی

در نگارش و جمع آوری این بسته آموزشی کارشناسان مربوطه ما را همراهی کرده اند.کار گروهی بستر بهتری برای پژوهش فراهم میکند.

<

معرفی منبع برای ادامه پژوهش

در این بسته بیش از 1000 مقاله و منبع در این زمینه معرفی شده است که می توان از آنها برای ادامه مسیر پژوهشی استفاده کرد.

Z

پاسخ به سوالات و پشتیبانی علمی

در قسمت دیدگاه ها  اماده پاسخگویی به سوالات احتمالی شما در حد توان علمی خود هستیم.در صورت نیاز شماره تماس برای ارتباط با محققین برای شما ارسال می گردد.

بخش هایی از فصل دوم بررسی و طراحی مدارهای منطقی VLSI توان پایین

ترانزیستور عبور ،(PT) گیت های انتقال (TG( و ورودی پخش شده گیت ،(GDI) تکنیک های مختلف در طراحی مدارات توان پایین هستند. طراحی مبتنی بر ترانزیستور عبور، دارای خازن گره ای کوچکی است که تأثیرش در سرعت بالا است. تعداد زیادی از ترانزیستورهایی که در اینجا استفاده می شوند دارای اتلاف توان کمی هستند. کاهش تعداد ترانزیستورها، باعث کمتر اشغال شدن فضا(کوچکتر شدن طراحی و ساخت) میگردد. در طراحی با ترانزیستورهای عبور دو کاستی اصلی وجود دارد: اول آنکه، ولتاژ آستانه تک کانال ترانزیستور عبور، باعث کاهش سرعت درایو و عملکرد کند میگردد. دوم آنکه، ولتاژ سوئینگ کامل در خروجی غیرممکن است.
تکنیک دیگر، گیت انتقال است. مشکل سطح ولتاژ کم ارزش در خروجی، با استفاده از این تکنیک قابل حل شدن است. استفاده از این تکنیک نیاز به فضای بیشتری در مقایسه با مدارات عبور و البته نیاز به سیگنال های کنترلی مکمل دارد. برای دانستن توابع منطقی، معمولا توابع پایه AND و OR در همه طراحی های مدارات استفاده میشود

فهرست کامل فصل دوم بررسی و طراحی مدارهای منطقی VLSI توان پایین

2-1) بررسی و طراحی مدارهای منطقی VLSIتوان پایین

چکیده 37
مقدمه 38
1.1.2 فصل اول کلیات 39
1.1.1.2 اهمیت سرعت وتوان مصرفی وسطح اشتغال شده درمدارها 40
2.1.1.2 مدارهای دیجیتال و دسته بندی آنها 41
3.1.1.2 توان مصرفی وانواع آنها 45
4.1.1.2 محسابه حاصل ضرب توان در تاخیر انتشار 57

2.1.2 فصل دوم بررسی روش های کاهش توان مصرفی 59
1.2.1.2 بررسی روش های مختلف کاهش توان مصرفی پویا 60
2.2.1.2 بررسی روش های مختلف کاهش توان مصرفی ایستا 67

3.1.2 فصل سوم بررسی روش های مختلف مداری جهت کاهش توان مصرفی 72
1.3.1.2 کاهش توان مصرفی ایستایی بااستفاده از ترانزستورهای با ولتاژ 73
2.3.1.2 کاهش جریان زیرآستانه بااستقاده از ترانزیستورSLEEP 74
3.3.1.2 کاهش جریان زیرآستانه بااستفاده از STACKING TRANSISTOR 78
4.3.1.2 روش اعمال ولتاژ به بدنه ترانزستورها برای ایجاد ولتاژ آستانه متغیر 80
5.3.1.2 کاهش جریان زیرآستانه وجریان نشتی گیت بااستفاده از ترانزیستور های VTوترانزیستورهای SLEEP 83

4.1.2 فصل چهارم منطق دومینو وبررسی روش های مداری کاهش توان مصرفی 90
1.4.1.2 منطق دویمنو 91
2.4.1.2 استفاده از منطق دومینو به همراه ترانزیستور نگهدار 93
3.4.1.2 ارایه روش پیشنهادی 112
4.4.1.2 مقایسه توان مصرفی در روش های مختلف 117
5.4.1.2 مقایسه سطح اشغال شده توسط مدارها 127
6.4.1.2 بررسی سرعت مدار 127
7.4.1.2 مدار پیشنهادی باتوان مصرفی پایین وسرعت بالا برای گیت NORبا 32 ورودی 128

5.1.2 فصل پنجم نتایج شبیه سازی ها 134
1.5.1.2 نتایج شبیه سازی برای مدارهای FGDOMINO,CIDOMINO 135
2.5.1.2 نتایج حاصل از شبیه سازی مدار NOR با 32 ورودی 151
3.5.1.2 نتیجه گیری 158
4.5.1.2 منابع 159

تعداد صفحه بسته آموزشی

تعداد منابع معرفی شده برای ادامه کار

تعداد پشتیبانان مخصوص این فایل

قسمت هایی از فصل سوم شبیه تمام جمع کننده کم توان با بکارگیری منطق دامینو

با پیشرفت تکنولوژی و افزایش تعداد ترانزیستورهای داخل تراشه، توان مصرفی توسط ترانزیستورها و در مجموع توان مصرفی توسط مدارهای مجتمع اهمیت خود را نشان داد و طراحان را وادار به ارائه راهکارهایی جهت کاهش توان مصرفی .نمود بعد از به وجود آمدن مدارهای دیجیتال سه مسأله مورد توجه طراحان بوده است: سرعت پاسخگویی مدار به ورودی، مساحت اشغال شده روی سطح تراشه و توان مصرفی توسط تراشه. به دلیل پیشرفت در ساخت مدارهای مجتمع و کوچک شدن ابعاد ترانزیستور مسأله فضای اشغالی توسط مدار مجتمع تا حدی کمرنگ شده و با توجه به کاربرد مدار یکی از دو مورد دیگر در اولویت قرار می گیرد. در این راستا مسائلی نظیر مخابرات سیار و وسایل الکترونیک قابل حمل باعث شد تا ضرورت کاهش توان مصرفی بیشتر مورد توجه قرار گیرد. تکنیک نوین مدارهای منطق دامینو که یک تکنیک طراحی با مصرف توان پایین است مشکل مصرف توان، سرعت و تعداد ترانزیستور راحل کرده است. در واقع مصرف توان بسیار پایین تر و تأخیر بسیار کمتر آن نسبت به فناوری CMOS آن را متمایز ساخته است

فهرست کامل فصل سوم شبیه تمام جمع کننده کم توان با بکارگیری منطق دامینو

3-1 ) شبیه سازی تمام جمع کننده کم توان با بکارگیری منطق دامینو

1.1.3 چکیده 166
2.1.3 مقدمه 166
3.1.3 ساختار تمام جمع کننده کم توان با منطق دامینو 167
4.1.3 نتایج 169
5.1.3 منابع 170

3-2 ) بررسی وامكان سنجی طراحی مدارات منطقی برگشت پذير براساس تكنولوژي اتوماتاي نقطه کوانتومی سلولی

1.2.3 چکیده 171
2.2.3 مقدمه 172
3.2.3 انجام گيت هاي نيم جمع کننده و تمام جمع کننده در ابعاد نانو متري 172
4.2.3 نتیجه گیری 176
5.2.3 منابع 177

3-3 ) کاهش توان مصرفی پویا در مدارهای قابل پیکربندی

1.3.3 چکیده 178
2.3.3 مقدمه 178
3.3.3 اتلاف توان پویا درمدارهای قابل پیکربندی 179
4.3.3 تعریف توان مصرفی پویا مدارهای قابل پیکربندی 179
5.3.3 مدارهای قابل پیکربندی ها بادو ولتاژ منبع تغذیه ودو ولتاژ آستانه از پیش تعریف شده 180
6.3.3 دو ولتاژ منبع تغذیه قابل برنامه ریزی 185
7.3.3 نتیجه گیری 188
8.3.3 منابع 188

3-4 ) طراحی وشبیه سازی یک فلیپ فلاپ توان پایین سرعت بالا باستفاده از تکنیک GDI

1.4.3 چکیده 189
2.4.3 مقدمه 189
3.4.3 تکنیک GDI و طراحی فلیپ فلاپ T به کمک آن 190
4.4.3 طراحی فلیپ فلاپ T با توان پایین سرعت بالا 190
5.4.3 نتایج شبیه سازی 191
6.4.3 نتیجه گیری 192
7.4.3 منابع 193

%

میزان رضایت

میزان رضایت افراد خریدار این بسته بعد از خرید

(نظر سنجی به وسیله ایمیل و یک هفته بعد ازخرید بسته انجام می گیرد)

تمام منابع معرفی شده هم به صورت فایل Word و هم به صوت فایل PDF در اختیار شما قرار می گیرد.

تومان40,000افزودن به سبد خرید